将两个与非门的输出端、输入端相互交叉连接,就构成了基本R-S触发器,如下图所示。
![]() ![]() 下面分四种情况来讨论触发器的逻辑功能。 (1)RD=1,SD=1。设触发器处于0态,即Q=0, ![]() ![]() ![]() 设触发器处于1态,即Q=1、 ![]() ![]() ![]() 可见,无论原状态为0还是为1,当RD和SD均为高电平时,触发器具有保持原状态的功能,也说明触发器具有记忆0或1的功能。正因如此,触发器可以用来存放一位二进制数。 (2)RD=0,SD=1。当RD =0时,无论触发器原来的状态如何,都有 ![]() 触发器置0后,无论RD变为1或仍为0,只要SD保持高电平(SD=1),触发器保持0态。也即无论原状态如何,只要SD保持高电平,RD端加负脉冲或低电平,都能使触发器置0,因而RD端称为置0端或复位端。 (3)RD=1,SD=0。因SD=0,无论 ![]() (4)RD=0,SD=0。无论触发器原来状态如何,只要RD、SD同时为0,都有Q= ![]() ![]() 综上所述得到基本R-S触发器的逻辑状态表,如下表所示。 ![]() ![]() 基本R-S触发器,虽然具有记忆和置0、置1功能,可以用来表示或存储一位二进制数码,但由于基本R-S触发器的输出状态受输入状态的直接控制,使其应用范围受到限制。因为一个数字系统中往往有多个触发器,因而要求用统一的信号来指挥触发器的动作,这个指挥信号是一种脉冲序列,通常称为时钟脉冲。有时钟脉冲控制的触发器叫做钟控触发器。 |
电工学习网 ( )
GMT+8, 2021-12-6 21:02